SEALSQ Corp. ha annunciato che il lancio della sua nuova gamma di chip resistenti al Quantum, o Post Quantum Secure Chips, il QS7001 e il QVault TPM, è previsto già nel quarto trimestre del 2024. Gli investimenti e la concentrazione dell'Azienda sul progetto QUASARs post-quantum hanno permesso al team di ingegneri di progredire rapidamente sulla tabella di marcia dello sviluppo.

Dopo la fase di progettazione, la produzione e il test del primo proof-of-concept, i campioni ingegneristici di QS7001 sono in fase di produzione e dovrebbero essere pronti per l'ordinazione già nel quarto trimestre di quest'anno, mentre la versione TPM dovrebbe essere pronta entro la fine dell'anno. L'imminente famiglia di chip sicuri si basa su una piattaforma hardware RISC-V Quantum Resistant e CCEAL5+ che offre sicurezza certificata CC EAL 5+ e ottimizzata per gli algoritmi quantistici Kyber e Dilithium, per affrontare gli ultimi scenari di attacco quantistico. Il QS7001 viene fornito aperto per consentire al cliente di sviluppare e caricare il proprio firmware, mentre il QVault TPM dispone di uno stack Trusted Platform Module pre-provisionato certificato FIPS 140-3 e TCG.

SEALSQ ha anche avviato una mossa strategica per sfruttare le potenti capacità dell'architettura hardware del nuovo chip, avvicinandosi a diversi grandi produttori di elettronica per discutere lo sviluppo di chip personalizzati a resistenza quantistica derivati dal QS7001 e integrando i requisiti specifici del cliente. Entrando nel segmento degli ASIC post-quantum, l'azienda sta compiendo un passo strategico nella sua strategia commerciale e industriale, aprendo la strada a una nuova e significativa pipeline di opportunità commerciali e di ricavi. Da un punto di vista finanziario, i contratti di sviluppo degli ASIC prevedono in genere la copertura da parte del cliente delle spese non ricorrenti corrispondenti alle spese di sviluppo ingegneristico.

Dal punto di vista industriale, questa iniziativa è particolarmente allineata con l'attuale progetto di SEALSQ di costruire un centro di progettazione e personalizzazione di semiconduttori, dal quale le risorse ingegneristiche alimenteranno l'imminente attività ASIC dell'azienda.