Cadence Design Systems, Inc. ha annunciato una nuova soluzione di verifica DRAM, che permette ai clienti di testare e ottimizzare i progetti system-on-chip per applicazioni data center, consumer, mobile e automotive. Utilizzando la soluzione di verifica DRAM completa, che offre un throughput di verifica fino a 10 volte maggiore, i clienti possono eseguire rapidamente ed efficacemente la verifica IP-to-SoC di progetti avanzati con più interfacce DDR. I moderni progetti SoC sfruttano tecnologie di memoria avanzate, come LPDDR5x, DDR5, HBM3 e GDDR6, che richiedono una verifica rigorosa a livello PHY e IP per garantire la conformità con lo standard JEDEC, nonché una verifica a livello SoC per soddisfare le definizioni di prestazioni di sistema specifiche dell'applicazione e i requisiti di coerenza di dati e cache. La nuova soluzione di verifica DRAM permette la verifica a livello IP attraverso i PHY VIP di Cadence e i modelli di memoria con un percorso diretto e senza soluzione di continuità verso la verifica a livello SoC con la soluzione Cadence System VIP, compresi il System Performance Analyzer, le System Traffic Libraries e il System Scoreboard, tutti con integrazione e contenuti integrati per le interfacce DRAM, permettendo una verifica veloce ed efficiente del sottosistema di memoria e del SoC per gli ambienti di simulazione ed emulazione. La soluzione include anche la tecnologia Cadence TripleCheck, che fornisce agli utenti un piano di verifica legato a una specifica, tra cui JEDEC, DFI e PHY, modelli di copertura completi e una suite di test per garantire la conformità alla specifica dell'interfaccia. La nuova soluzione di verifica per la verifica DRAM fa parte del più ampio flusso completo di verifica Cadence, che comprende l'emulazione Palladium Z2, la prototipazione Protium X2, la simulazione Xcelium, la piattaforma di verifica formale Jasper, lo studio virtuale e ibrido Helium e la piattaforma di gestione della verifica vManager. Il flusso completo di verifica Cadence offre il più alto throughput di verifica di bug per dollaro investito al giorno. La soluzione di verifica DRAM e il flusso completo di verifica supportano la strategia di progettazione di sistemi intelligenti dell'azienda, consentendo l'eccellenza della progettazione SoC.