Alphawave Semi ha annunciato il successo del lancio della sua prima piattaforma di silicio di connettività chiplet sul processo più avanzato di TSMC a 3 nm. Questo nuovo sottosistema Universal Chiplet Interconnect Express (UCIeTM), collaudato al silicio, amplia il portafoglio e la leadership di Alphawave Semi nel silicio di connettività. Apre la strada a un ecosistema di chiplet robusto e aperto che accelera la connettività e il calcolo per i sistemi AI ad alte prestazioni. Una demo dal vivo, prima nel settore, della piattaforma di silicio UCIe da 24 Gbps di Alphawave Semi sul processo TSMC 3nm è stata presentata di recente al Chiplet Summit di Santa Clara, CA.

Il sottosistema completo PHY + Controller UCIe da 3 nm di Alphawave Semi è in grado di raggiungere velocità di dati di 24 Gbps, offrendo un'elevata densità di larghezza di banda a potenza e latenza estremamente ridotte. La soluzione è conforme alle ultime specifiche UCIe Revisione 1.1 e comprende un controller D2D Die-to-Die altamente configurabile che supporta i protocolli streaming, PCIe®/CXLTM, AXI-4, AXI-S, CXS e CHI. Il sottosistema è dotato di monitoraggio dello stato di salute del tasso di errore di bit (BER) per garantire un funzionamento affidabile.

Il PHY può essere configurato per supportare le tecnologie di packaging avanzate di TSMC, come Chip-on-Wafer-on-Substrate (CoWoS®) e Integrated Fan-Out (InFO), che massimizzano la densità del segnale, nonché i substrati organici per una soluzione più economica. I clienti possono beneficiare dei sottosistemi IP ottimizzati per le applicazioni e dell'esperienza avanzata di packaging 2.5D/3D di Alphawave Semi attraverso l'integrazione di interfacce avanzate come UCIe, PCIe, CXL, Multi-Standard-Serdes e HBM su chip e chiplet personalizzati.