Cadence Design Systems, Inc. ha annunciato il tapeout di Cadence® 16G UCIeo 2.5D advanced package IP sulla tecnologia di processo 3nm (N3E) di TSMC. Implementato sulla tecnologia di interposizione del silicio 3DFabrico CoWoS-S di TSMC, l'IP offre una densità di banda ultraelevata, prestazioni efficienti a basso consumo e una bassa latenza superiore, che lo rendono ideale per le applicazioni che richiedono una potenza di calcolo estrema. L'IP UCIe di Cadence fornisce uno standard aperto per la comunicazione chiplet die-to-die, che sta diventando sempre più critica in quanto le applicazioni di intelligenza artificiale/apprendimento automatico (AI/ML), mobili, automobilistiche, di archiviazione e di rete stanno determinando la necessità di passare dall'integrazione monolitica ai chiplet system-in-package (SiP).

Cadence è attualmente impegnata con una pipeline di clienti Tier 1, e il collaterale UCIe advanced package IP dal tapeout del chip di prova N3E è in spedizione e disponibile. La soluzione pre-verificata può far risparmiare ai clienti tempo e fatica grazie alla rapida integrazione. L'integrazione eterogenea del PHY e del controller UCIe di Cadence facilita le soluzioni chiplet con la riutilizzabilità degli stampi.

La soluzione completa comprende quanto segue, che può essere fornito con un complemento di Cadence Verification IP (VIP) e modelli TLM: UCIe Advanced Package PHY: Progettato per un bump pitch che consente una densità di larghezza di banda sul bordo del die superiore a 5Tbps/mm, il package PHY avanzato UCIe offre opzioni che consentono prestazioni di throughput maggiori, migliorando al contempo in modo significativo l'efficienza energetica. È flessibile per l'integrazione su diversi tipi di package avanzati 2.5D, come l'interposer di silicio, il ponte di silicio, l'RDL e il packaging basato sul fanout. UCIe Standard-Package PHY: Le opzioni consentono ai clienti di ridurre i costi, mantenendo un'elevata larghezza di banda ed efficienza energetica.

La progettazione dei circuiti di Cadence consente ai clienti di progettare fino ai limiti inferiori della gamma di bump pitch dello standard, per consentire il massimo BW/mm e allo stesso tempo una maggiore portata. Controllore UCIe: Un soft IP che può essere sintetizzato per più nodi tecnologici, il controller UCIe è offerto in una varietà di opzioni per diverse applicazioni target e consente lo streaming, i protocolli PCI Express® (PCIe®) e CXL. L'IP Cadence 16G UCIeo 2.5D advanced package supporta la strategia Intelligent System Designo di Cadence, che consente l'eccellenza della progettazione SoC.