Cadence Design Systems, Inc. e TSMC collaborano su innovazioni ad ampio raggio per trasformare la progettazione di sistemi e semiconduttori
Il flusso di progettazione Cadence Custom/Analog è completamente certificato per l'ultimo Process Design Kit (PDK) N2 di TSMC: Gli strumenti personalizzati di Cadence ottimizzati per i PDK N2 di TSMC includono Virtuoso® Schematic Editor per l'acquisizione dei progetti e Virtuoso ADE Suite per l'analisi, entrambi parte di Virtuoso Studio, e il simulatore Spectre® integrato. Tutti sono stati migliorati per gestire le simulazioni angolari, le analisi statistiche, la centratura del progetto e l'ottimizzazione dei circuiti, che ora sono comuni con i nodi avanzati. Virtuoso Studio è stato anche ampliato per supportare la migrazione del processo front-to-back, dalla mappatura schematica alle specifiche di progetto ottimizzate, fino all'automazione del place-and-route del layout completo. Le piattaforme Virtuoso Studio e Spectre Simulation, comprese Spectre X, Spectre XPS e l'opzione Spectre RF, hanno ottenuto le ultime certificazioni TSMC N2. Cadence e TSMC hanno lavorato a stretto contatto per rilasciare un flusso di riferimento per la migrazione da Virtuoso Studio N16 a N6 RF, per ridurre in modo sostanziale i tempi di consegna: La mappatura dell'istanza basata su criteri di precisione consente di ritarare rapidamente gli schemi, mentre EMX® Planar 3D Solver fornisce la sintesi degli induttori e l'estrazione EM per le reti e i componenti durante la fase di progettazione. Virtuoso ADE Suite offre l'ottimizzazione del progetto grazie alle capacità di analisi RF di Spectre Simulation, mentre gli strumenti di Virtuoso Studio Layout accelerano il riutilizzo e la reimplementazione dei layout RF preservando l'intento progettuale. Cadence annuncia la disponibilità di un portafoglio completo di core IP per il processo N3 di TSMC, tra cui: L'IP di Cadence per UCIe? su TSMC N3 è disponibile in opzioni di pacchetto avanzate e standard. Cadence offre anche IP per UCIe su più processi e configurazioni per consentire una soluzione completa per l'interconnessione die-to-die (D2D) ai suoi clienti. Il portafoglio di IP per l'interfaccia di memoria di Cadence (DDR5, LPDDR5 e GDDR6) è collaudato dal punto di vista del silicio, con i migliori margini di sistema della categoria e un'architettura ottimizzata PPA, pronta per abilitare le applicazioni aziendali di prossima generazione, di calcolo ad alte prestazioni e di AI. L'IP di Cadence per PCIe® 5.0/CXL2.0 e PCIe 6.0/CXL3.0 su TSMC N3 è progettato per fornire il throughput e l'utilizzo del collegamento, operando con una bassa latenza, offrendo ai clienti l'eccellenza nella progettazione dei SoC. Il risolutore planare 3D EMX di Cadence ha ricevuto la certificazione per la tecnologia di processo N5 di TSMC: Questa certificazione consente ai clienti comuni di integrare perfettamente il solutore EMX nel loro flusso di progettazione IC a nodi avanzati, consentendo un'analisi EM altamente accurata in grado di superare le sfide della diafonia EM e delle parassitiche. Inoltre, la certificazione per la tecnologia di processo N2 e N3 è ben avviata. Cadence presenta un nuovo flusso di fotonica del silicio per supportare la tecnologia Compact Universal Photonic Engine (COUPE) di TSMC: Cadence e TSMC collaborano allo sviluppo di un flusso di progettazione per il processo fotonico COUPE 3D, che si avvale della piattaforma Cadence Integrity 3D-IC. La tecnologia COUPE di TSMC consente l'integrazione eterogenea di circuiti integrati fotonici con circuiti integrati elettrici, riducendo al minimo le perdite di accoppiamento. Il flusso di progettazione in via di sviluppo di Cadence supporterà la tecnologia COUPE di TSMC e comprende il simulatore Spectre X di Cadence, Virtuoso Studio, EMX 3D Planar Solver e Pegasus Verification System, consentendo ai clienti comuni di soddisfare i requisiti di sistema più esigenti e di aprire la strada alle applicazioni di elaborazione ad alte prestazioni.
Accedi all'articolo originale.
Contattaci per qualunque richiesta di correzione