Andes Technology Corporation ha annunciato che una versione aggiornata della potente tecnologia Andes Custom Extension (ACE) supporta ora i processori AndesCore della serie 45 u il single-core N45/D45/NX45/A45/AX45 e il multi-core A45MP/AX45MP. Inoltre, le funzioni ACE avanzate ACE-RVV e Andes Streaming Port funzioneranno con AndesCore AX45MPV, che è l'ultimo membro dei processori della serie 45 con unità di elaborazione vettoriale (VPU) fino a 1024 bit. Con una pipeline superscalare in-order, a 8 stadi e dual-issue, i processori AndesCore della serie 45 offrono forti prestazioni di elaborazione alle aziende, che possono sviluppare soluzioni ad alte prestazioni per un'ampia gamma di applicazioni in ambito 5G, automotive, AIoT, ecc.

Analogamente ai processori AndesCoreo serie 25 e 27, i processori della serie 45 funzionano ora con Andes Custom Extensiono (ACE) per realizzare progetti di architettura specifici per il dominio con il supporto di istruzioni personalizzate. Grazie al framework ACE, i progettisti di SoC possono progettare istruzioni personalizzate e la corrispondente logica personalizzata per estendere i processori AndesCoreo. Andes COPILOT è un insieme di strumenti potenti per generare tutti i componenti necessari, comprese le funzioni intrinseche, il modulo RTL del processore e il supporto per il simulatore, il debugger e gli strumenti di compilazione per supportare le istruzioni personalizzate.

I progettisti scrivono uno script ACE per descrivere la semantica delle istruzioni e un codice RTL Verilog conciso per descrivere la logica personalizzata. Questi vengono poi inseriti in COPILOT per generare tutte le uscite. La nuova versione COPILOT v6 offre ai progettisti l'accesso alle funzioni avanzate di ACE, come il pipelining ACE, l'elaborazione in background e le funzioni di raggruppamento.

Nel motore ACE pipelined, molte istruzioni ACE vengono elaborate contemporaneamente in diverse fasi. Un'istruzione può completare ogni ciclo quando non c'è dipendenza dalle risorse e dai dati. In questo modo, il pipelining ACE offre un aumento significativo delle prestazioni.

L'esecuzione delle istruzioni ACE in background disaccoppia la loro esecuzione dalla pipeline del processore. Ciò consente alla pipeline del processore di continuare ad eseguire le istruzioni più giovani, comprese le istruzioni ACE, senza attendere il completamento delle istruzioni ACE più vecchie. Di conseguenza, le prestazioni complessive migliorano, soprattutto quando ci sono istruzioni ACE a lunga latenza.

Le funzioni di raggruppamento consentono di specificare una o più istruzioni come gruppo di istruzioni, gruppo di sincronizzazione o gruppo di stato. Le istruzioni ACE di diversi gruppi di istruzioni possono essere eseguite contemporaneamente per migliorare le prestazioni complessive dell'esecuzione ACE. Per migliorare ulteriormente la flessibilità di progettazione delle istruzioni personalizzate, l'ultimo COPILOT dispone di un supporto speciale per i SoC con FPGA incorporato, dove uno o più core della Serie 45 sono predisposti per collegarsi tramite interfacce ACE all'FPGA incorporato, che è pronto per le estensioni personalizzate post-silicio.

COPILOT può generare la logica di attraversamento del dominio di clock per la parte temprata del chip. L'architettura FPGA incorporata consente di modificare le istruzioni personalizzate per qualsiasi scopo, come la correzione di problemi di progettazione o l'aggiunta di istruzioni più innovative.