Applied Materials, Inc. ha presentato un portafoglio di prodotti e soluzioni progettati per soddisfare i requisiti di modellazione dei chip nell'"era angstrom". Man mano che i produttori di chip passano a nodi di processo a 2 nm e inferiori, beneficiano sempre più di nuove tecniche di ingegneria dei materiali e di metrologia che aiutano a superare le sfide del patterning EUV e High-NA EUV, tra cui la rugosità del bordo della linea, le limitazioni della spaziatura punta-punta, i difetti del ponte e gli errori di posizionamento del bordo. Alla conferenza sulla litografia SPIE dello scorso anno, Applied ha presentato il sistema di patterning Centura Sculpta, che consente ai produttori di chip di ridurre le fasi di doppio patterning EUV allungando le caratteristiche modellate, avvicinando le punte delle caratteristiche rispetto a quanto ottenibile con una singola esposizione EUV o High-NA EUV. Applied sta lavorando con tutti i produttori di chip logici all'avanguardia su un numero crescente di applicazioni Sculpta.

Ad esempio, oltre a ridurre la distanza tra le punte, i produttori di chip utilizzano Sculpta per rimuovere i difetti di ponte, consentendo così di ridurre i costi di modellazione e di migliorare la resa dei chip. Una nuova tecnologia di mordenzatura cura le rugosità dei bordi delle linee EUV: I sistemi EUV producono meno fotoni necessari per definire con precisione i modelli di linee e spazi nelle fotoresistenze. Di conseguenza, le linee con bordi ruvidi vengono incise nel wafer, creando potenzialmente circuiti aperti e cortocircuiti nel chip.

Questi difetti che uccidono il rendimento stanno diventando sempre più frequenti man mano che i produttori di chip implementano progetti dell'era angstrom con modelli di linee e spazi più stretti. Applied ha presentato il sistema di incisione Sym3 Y Magnum, che combina la tecnologia di deposizione e di incisione nella stessa camera. Il sistema unico deposita il materiale lungo i bordi ruvidi, rendendo i modelli di linea EUV più uniformi prima di essere incisi nel wafer, consentendo un aumento dei rendimenti e una diminuzione della resistenza della linea per migliorare le prestazioni del chip e il consumo energetico.

Nella logica di fonderia, Sym3 Y Magnum è già stato adottato per applicazioni di etch critiche presso i principali produttori di chip e ora viene impiegato per il patterning EUV nei nodi di era angstrom. Nella memoria, Sym3 Y Magnum è la tecnologia di etch più adottata per il patterning EUV nelle DRAM. Applied ha presentato Producer XP Pioneer CVD (chemical vapor deposition)?

film di patterning. Il film Pioneer viene depositato sul wafer prima dell'elaborazione del modello di fotoresistenza ed è progettato in modo unico per trasferire i modelli desiderati sul wafer con una fedeltà eccezionale. Pioneer si basa su una formula unica di carbonio ad alta densità, più resistente alle chimiche di etch utilizzate nei nodi di processo più avanzati, che consente di ottenere pile di film più sottili con un'uniformità superiore delle caratteristiche laterali.

Pioneer è già stato adottato dai principali produttori di memorie per il patterning delle DRAM. Pioneer è stato coottimizzato con la tecnologia di modellazione Sculpta di Applied, che consente agli ingegneri di modellazione di massimizzare l'allungamento del modello, mantenendo uno stretto controllo del modello EUV originale. Pioneer è stato anche coottimizzato con il nuovo sistema di etch Sym3 Y Magnum, per offrire una maggiore selettività e un migliore controllo rispetto ai film di carbonio convenzionali, per applicazioni di etch critiche nell'elaborazione della logica e della memoria.

I sistemi di metrologia eBeam di Applied sono utilizzati dalle aziende leader a livello mondiale nel settore della logica e della memoria per sviluppare e controllare le applicazioni di patterning EUV più critiche. Una delle sfide principali consiste nel definire e posizionare in modo preciso i miliardi di caratteristiche su ogni strato, affinché si allineino correttamente con le caratteristiche opposte sullo strato successivo del chip. Piccoli errori di posizionamento riducono le prestazioni del chip e il consumo di energia, mentre grandi errori creano difetti che uccidono il rendimento.

Applied ha acquisito Aselta Nanographics, un leader tecnologico nella metrologia basata sulla progettazione che utilizza i contorni. I contorni consentono agli ingegneri di modellazione di raccogliere ordini di grandezza maggiori di dati sulle forme che le loro ricette creano nei film di modellazione e sul wafer. Questi dati vengono reintrodotti nella litografia e nel flusso di processo per creare caratteristiche e posizionamenti più precisi sul chip.