La società madre di Google, Alphabet, ha presentato martedì un prodotto chiamato Trillium nella sua famiglia di chip per data center di intelligenza artificiale, che secondo lei è quasi cinque volte più veloce della versione precedente.

"La domanda del settore per i computer (di apprendimento automatico) è cresciuta di un fattore di 1 milione negli ultimi sei anni, aumentando approssimativamente di 10 volte ogni anno", ha detto il CEO di Alphabet Sundar Pichai in una telefonata informativa con i giornalisti. "Credo che Google sia stata costruita per questo momento, siamo stati pionieri (dei chip AI) per più di un decennio".

Lo sforzo di Alphabet di costruire chip personalizzati per i centri dati AI rappresenta una delle poche alternative valide ai processori top di gamma di Nvidia che dominano il mercato. Insieme al software strettamente legato alle unità di elaborazione tensoriale (TPU) di Google, i chip hanno permesso all'azienda di conquistare una quota significativa del mercato.

Nvidia comanda circa l'80% del mercato dei chip AI per data center, mentre la maggior parte del restante 20% è costituito da varie versioni delle TPU di Google. L'azienda non vende il chip in sé, ma ne affitta l'accesso attraverso la sua piattaforma di cloud computing.

Il chip Trillium di sesta generazione raggiungerà prestazioni di calcolo 4,7 volte migliori rispetto al TPU v5e, secondo Google, un chip progettato per alimentare la tecnologia che genera testo e altri media da modelli di grandi dimensioni. Il processore Trillium ha un'efficienza energetica superiore del 67% rispetto al v5e.

Il nuovo chip sarà disponibile per i suoi clienti cloud alla "fine del 2024", ha detto l'azienda.

Gli ingegneri di Google hanno ottenuto ulteriori guadagni di prestazioni aumentando la quantità di capacità di memoria ad alta larghezza di banda e la larghezza di banda complessiva. I modelli AI richiedono enormi quantità di memoria avanzata, che ha rappresentato un collo di bottiglia per aumentare ulteriormente le prestazioni.

L'azienda ha progettato i chip per essere distribuiti in pod da 256 chip che possono essere scalati a centinaia di pod.