GBT Technologies Inc. ha ottenuto dall'Ufficio Brevetti e Marchi degli Stati Uniti una richiesta di accelerazione per la sua domanda di brevetto non divisionale relativa alla correzione automatica dei disallineamenti di connettività elettrica dei circuiti integrati (IC). La domanda di brevetto sarà sottoposta a un esame prioritario per accelerare il processo. Il brevetto originale è stato depositato il 3 agosto 2022 (domanda #17880055) per proteggere le metodologie programmatiche e gli algoritmi per automatizzare la correzione dei disallineamenti di connettività elettrica dei circuiti integrati, con l'obiettivo di abbreviare il ciclo di progettazione dei microchip, in particolare per i nodi nanometrici avanzati di 5 nm e inferiori.

Il processo di controllo Layout Versus Schematic (LVS) confronta la maschera del circuito integrato con la netlist schematica per determinare se corrispondono. I risultati del confronto sono considerati 'pass' (o 'puliti') se tutti i dispositivi elettronici e la connettività descritti nello schema corrispondono ai dispositivi e alla connettività del layout. Un risultato 'fail' (o 'sporco') significa che la connettività e/o i dispositivi non corrispondono.

In particolare con i tipi di layout Analogici o MISTI, questi disallineamenti devono essere risolti manualmente, il che è un lavoro di progettazione manuale noioso e che richiede tempo. Un progettista di layout deve eseguire il debug dei risultati, identificando le connessioni elettriche sbagliate e/o i disadattamenti dei dispositivi, e apportare le modifiche necessarie al layout per ottenere un confronto 'pulito'. La domanda di brevetto non provvisoria di GBT mira a proteggere un sistema e un metodo algoritmico per eseguire questo processo in modo automatico.

Con un semplice clic, il sistema è progettato per leggere i dati schematici e di layout del circuito integrato, confrontare i dispositivi e la connettività elettrica (cablaggio) e, in caso di rilevamento di discrepanze, scollegare i fili difettosi e ricollegarli nel layout per ottenere un LVS 'pulito'. Il sistema è progettato per correggere automaticamente il layout, senza causare altre violazioni LVS, geometriche (DRC), di verifica dell'affidabilità (RV) e DFM (Design for Manufacturing).